본문 바로가기

전체 글18

DRAM 타이밍 파라미터 (Timing Parameter) - (1) 기능적인 측면에서 보자면, DRAM은 단순하게 1과 0을 저장하고, 그 저장되어 있는 값을 읽기만 하는 메모리 장치일 뿐입니다. 그러나 이 단순한 과정을 고도로 집적화 되어 있는 환경에서, 고속으로 동작하게끔 하기 위해서 DRAM은 일정한 명령에 대한 포맷이 존재합니다. 이러한 포맷에는 다양한 명령 이름과, 각 명령이 유지되거나 동작하게 되는 고유의 시간 파라미터가 존재합니다. 이번 포스팅에서는 DRAM의 이러한 커맨드에 필요한 파라미터가 무엇인지 알아보도록 하겠습니다. 수많은 커맨드 중에서도, DRAM의 핵심 동작에 필요한 커맨드를 우선 살펴보고, 각각의 명령을 수행하는 데 있어서 필요한 특정한 DRAM 접근 프로토콜과 타이밍을 정리해 보도록 하겠습니다. 기본적이고 핵심적인 타이밍 파라미터만 하더라도 .. 2022. 5. 28.
DRAM의 핵심 신호 (Pins) 이번 글에서는 DRAM의 동작을 설명할 때 항상 등장하게 되는 몇몇 신호들과 각 신호들의 역할에 대하여 정리해보도록 하겠습니다. 초기에 DRAM은 동기식(synchronous) 보다 비동기식(asynchronous) 방식으로 보통 설계되었습니다. 그러나 시간이 흐르며 기술이 발전됨에 따라 더 빠른 DRAM이 요구되면서 동기식으로 동작하기 위해 많은 신호들이 추가되었습니다. 우선 기본적인 신호들을 알아보고, DRAM의 신호들이 어떻게 발전되어 왔는지 살펴보겠습니다. 어떠한 메모리든 기본적으로 주소와(address) 데이터가 존재합니다. 데이터를 읽거나 쓸 때, 해당 셀의 위치를 알려주기 위해 사용되는 신호가 어드레스 신호입니다. 보통 어드레스 신호선의 개수는 DRAM의 용량과 직접적인 관계가 있습니다. D.. 2022. 5. 27.
DRAM의 Refresh 동작이란? 이번 포스팅에서는 DRAM의 refresh 동작에 관하여 살펴보겠습니다. 일전에 읽기 및 쓰기 동작에서 살펴보았듯이, DRAM의 cell은 고립되어 있는 capacitor에 전하가 데이터의 형태로 저장되어 있습니다. 그러나 capacitor의 자연적인 특성상, 시간이 흐름에 따라 누설 전류가 발생하게 되고, 그에 따라 capacitor의 전압 값이 서서히 감소하게 됩니다. 따라서 데이터가 완전히 소멸되거나 해당 데이터의 값을 유지하지 못하는 전압 레벨이 되기 전에, 저장되어 있는 셀의 값을 확인하고, 이를 다시 원래의 값으로 써넣는 과정이 필요합니다. 즉, 셀이 원래 VDD 전압을 유지하고 있었다면, 해당 전압으로 write 하게 되고, 원래 0 V 또는 VDD의 절반 값에 해당하는 전압이었다면, 해당 .. 2022. 5. 25.
DRAM의 간단한 Read 와 Write 동작 이번 포스팅에서는 DRAM의 read와 write 동작에 관해 간단하게 정리해 보도록 하겠습니다. DRAM의 경우 가장 기본적인 동작 요소로 3가지를 꼽으라면, 당연히 read, write, 그리고 refresh가 될 것입니다. 그만큼 읽고 쓰는 것이 메모리의 사용 목적이 되고, 올바른 값을 유지하는 보존성을 위한 refresh 동작이 DRAM에서 요구되는 핵심 사항이기 때문입니다. 이를 위해 64bit 크기의 DRAM을 예를 들어 살펴보겠습니다. Row decoder에 의하여 8개의 word line 중 하나의 라인이 선택됩니다. 이때 column decoder에 의하여 column select line 중 한 개를 high 전압으로 드라이브하여 주고, 이때 관련된 DB gate를 turn on 하게 .. 2022. 5. 21.
간단한 Sense Amplifier 동작 원리 이번 포스팅에서는 sense amplifier 회로의 동작 원리를 간략하게 살펴보겠습니다. Sense amplifier는 charge sharing에 의하여 bit line에 발생하는 아주 작은 전압 차이를 센싱 하고, 이를 증폭시키는 역할을 합니다. 이때 아주 작은 전압이란 수 mV 또는 수십 mV에 해당합니다. 이렇게 증폭시킨 전압을 DB line에 전달하게 됩니다. 회로의 구성은 대개 4개의 트랜지스터와 2개의 인버터 회로로 구성되어 있고, 서로 feedback을 주는 형태로 이루어져 있습니다. 한 쌍의 bit line이 cell array를 pair로 구성하게 되고, 이때 각 bit line에 할당되어 있는 셀의 수는 적게는 128개에서 많게는 1024개까지 정도입니다. 이렇게 많은 셀이 있어도,.. 2022. 5. 19.
DRAM 회로의 구성과 기본 동작 DRAM을 처음 연구하게 되었을 때, 우선 그 방대한 데이터 시트와 여러 가지 동작 명령, 그리고 수많은 신호선들에 당황했던 기억이 납니다. 현재 상용되는 대부분의 DRAM의 셀(cell) 구조는 1개의 트랜지스터와 1개의 capacitor로 이루어진 1T1C 구조로 이루어져 있습니다. 이 기본 구조인 셀이, 수십만 또는 수백만 개가 모여 하나의 DRAM chip을 구성하게 됩니다. 결국, 셀을 하나의 공간, 또는 방이라고 생각하면, DRAM chip은 이런 방이 2차원 배열로 가지런히 정리된 큰 아파트나 빌딩이라고 생각하면 될 것 같습니다. 이 구조적인 특징으로 인하여, 기본적인 동작인 쓰기, 읽기를 하기 위해서는 필수적으로 필요한 여러 가지 요소들로 구성되어 있습니다. 크게 보면, 메모리 코어 파트,.. 2022. 5. 18.

티스토리툴바