Write Cycle1 DRAM 타이밍 파라미터 - 3 (Read and Write Cycle) DRAM의 경우 유휴 상태일 때의 refresh 명령을 제외하면, 대부분 경우 동작 상태는 읽기와 쓰기를 반복하게 됩니다. 이번 포스팅에서는 이런 대부분의 읽기 사이클과 쓰기 사이클에서 발생하는 명령들을 살펴보고, 관련된 타이밍 파라미터들에 대하여 정리해 보겠습니다. 읽기 사이클: 대개의 DRAM 디바이스에서는 행 주소 접근 명령을 수행할 때 각각의 정해진 bank sense amplifier에 위치하는 array로 수천 개에 달하는 데이터를 전송하게 됩니다. 이렇게 전송된 데이터 중에서 필요한 타깃 데이터는, 읽기 명령을 통해 전달되는 열 주소를 참조하여, 관련된 일부의 수백 비트에 해당하는 데이터만을 해당 데이터 버스를 사용하여 메모리 컨트롤러로 전송하게 됩니다. 메모리의 스트리밍 방식으로 해당 데이.. 2022. 6. 2. 이전 1 다음